黄乐天教授：芯粒间互联通信协议——CIP｜Chiplet技术公开课预告

「Chiplet技术公开课」由智猩猩算力芯片教研组策划推出，目前已完结7讲。中科院计算所互连技术实验室主任郝沁汾、奎芯科技副总裁王晓阳、芯动科技技术总监高专、芯砺智能产品市场副总裁屠英浩、奇普乐CEO许荣峰、芯瑞微先进封装设计总工冯毅、青芯半导体科技联合创始人&ASIC副总裁唐佳廉7位技术决策者，分别以《中国原生Chiplet技术标准发展之路》、《面向UCIe标准的Chiplet接口IP设计》、《跨工艺、跨封装的Chiplet多芯粒互连挑战与实现》、《Chiplet在汽车大算力芯片设计中的优势与前景》、《Chiplet理念下的芯片设计新生态探索》、《Chiplet设计中多物理场仿真的挑战》、《基于3D Chiplet技术的芯片物理架构》为主题进行了直播讲解，累计收看人次23000+。错过直播的朋友可以点击底部【阅读原文】收看完整回放。

2024年1月1日，芯粒间互联通信协议（Chiplet Interconnect Protocol，简称CIP）正式实施。CIP由中国电科58所、电子科技大学、中国电子科技集团公司智能科技研究院、浙江大学、微锐超算等单位起草，并已获批中国电子学会团体标准。

CIP是一种强调芯粒间数据交互与通信过程的协议规范，它规定了芯粒间互联通信协议的总体架构、协议适配器与节点、事务、信息传送过程的协议技术要求。CIP能够指导使用PCIe、SRIO、DDR、AXI等现有协议及接口的CPU、GPU、FPGA、DSP、NPU、ASIP等货架处理器件裸芯(die)、各类存储器裸芯，以及未来设计含CIP所规范的裸芯搭建起来的多裸芯/芯粒系统的设计、验证、封装、测试等。

目前国内与Chiplet相关的《芯粒互联接口标准》和《小芯片接口总线技术要求》两个协议，都是接口协议，注重解决芯粒间点对点传输数据的问题。而CIP协议是通信协议，目的是解决多芯粒之间互联和信息交互过程的问题。

同时，中国电科58所还联合电子科技大学等单位研制了用于异构芯粒桥接互联的芯粒“赛柏1号”。“赛柏1号”具备多个适配转换接口，可以支持具备PCIe、SRIO、DDR、AXI等标准接口的芯粒或裸芯通过适配器构成参与通信的节点。可以说“赛柏1号”就是CIP的物理载体，也是CIP协议的一种物理实现形式。

为了让大家进一步了解CIP协议，2月1日19:30，「Chiplet技术公开课」第8讲将开讲，由CIP协议的主要起草人之一，电子科技大学长三角研究院（湖州）集成电路与系统研究中心副主任黄乐天教授主讲，主题为《芯粒间互联通信协议——CIP》。

在此次公开课上，黄乐天教授首先会介绍Chiplet技术的发展背景，并对现有的国内外Chiplet协议差异进行分析。之后，黄乐天教授将重点解读CIP协议内容，并深入讲解CIP载体“赛柏1号”芯粒的特性。

对此次公开课感兴趣的朋友，可以扫描下方二维码添加小助手艾米进行报名。已经添加艾米的老朋友，可以给艾米私信，发送“Chiplet08”即可报名。

我们会为审核通过的朋友推送直播链接。同时，本次公开课也组建了交流群，直播开始前会邀请审核通过的相关朋友入群交流。