芯片新战场，EDA如何拥抱新挑战？

9月前

👆如果您希望可以时常见面，欢迎标星🌟收藏哦~

芯片是科技发展的核心关键和技术底座。当下RISC-V、Chiplet、AI、汽车电子等成为该行业的高频词。这两年的半导体行业，皆围绕着这几个技术应用快速发展，也间接地加剧了对EDA（电子设计自动化）工具的需求。面对这些技术进步和市场需求变化，在芯片新战场上，堪称“芯片之母”的EDA又该如何拥抱这些新挑战？

芯片新战场，挑战重重

说起来RISC-V和Chiplet早已存在一段时间了，只是最近几年才变得火热。

RISC-V架构确实具备众多优势，如免费开源、简洁的指令集（基础指令集只有40多条），高度模块化的设计能力，以及允许针对不同类型的芯片进行指令集的组合……但也正因为如此，一定程度上也阻碍了其发展。由于所有厂商都可以自由使用、修改或增加指令集，因此每家厂商设计的芯片可能都不相同。这不仅增加了设计的复杂性，也使得验证变得更加困难。为应对这些挑战，EDA工具需要提供更高级的建模、模拟和验证功能，特别是在确保定制化的RISC-V核心满足设计规范、性能要求以及处理器性能、功耗和安全性方面的严格验证。

Chiplet技术，作为当前芯片设计领域的新风口，同样给EDA行业带来了一系列挑战。这种技术是使用小型模块化的“Chiplet”来组成更大、更复杂的系统级芯片(SoC)。同时也代表着异构集成的芯片技术。在摩尔定律放缓的背景下，许多业界专家视其为中国半导体企业的新机遇。然而，清华大学教授魏少军指出，Chiplet技术更多是作为先进制造工艺的补充，而非替代品，其核心在于实现成本可控的异质集成。这项技术主要应用于计算逻辑与DRAM集成、手机领域以节省空间，以及汽车、工业控制和物联网等领域。

魏少军还提到，Chiplet技术的出现可能促成一种新的商业模式：利用标准化的芯粒构建专用芯片。这是为什么一些国际大公司正在努力制定Chiplet标准的原因，通过这些标准，他们可以将自己的芯片作为标准产品，集成到各种终端应用中，从而扩大市场份额。

这种技术所带来的新挑战，如异构集成系统中接口和标准的统一性，要求工程师在异质芯片的性能和灵活性之间寻找平衡。同时，这也意味着需要新的EDA工具链、上下游生态系统的整合，以及适应新的商业模式。

此外，随着Sora的发布，AI的热潮再度掀起。而算力，是AI时代最确定的赛道。Open AI的创始人奥特曼在达沃斯论坛上表示：“对大规模AI准备的算力基础设施还不够。”大算力芯片需要处理大量的数据和复杂的运算，这要求EDA必须支持高级的设计和仿真功能。工具必须能够有效处理高性能计算需求，同时保证设计的准确性和可靠性。

RISC-V是架构，Chiplet、AI是技术，这些都不是独立发展的，最终需要落地到产品上。就比如汽车是以上这些最重要的一个应用终端，落地靠的是各种汽车电子。其中，RISC-V 可以为 AI 应用提供定制化的处理器平台，也允许汽车制造商和供应商设计满足特定需求的处理器，例如优化能效或计算性能。同时，通过组合不同的 Chiplet来达到所需的性能和功能。而AI 算法可以在这些专门设计的处理器上运行，以处理汽车传感器数据、做出决策和提供先进的驾驶辅助功能。这就很考验如今的EDA，不仅仅支持单一芯片的设计，还要能够支持更广泛的系统级设计。这意味着需要能够处理来自不同来源和技术的芯片和组件的集成。

在这个充满新技术和应用挑战的时代，我们面对包括系统级设计支持、高级建模/模拟和验证功能、系统规范性测试、统一开发环境，以及处理大量数据和复杂运算的能力等等在内的众多技术挑战。鉴于这些技术日新月异，EDA如何通过创新理念、工具、设计方法和策略来适应这些变化？又如何确保芯片设计正确，以及确保设计正确芯片？这里的“正确”不仅在于芯片功能方面，更在于设计出真正需要的、有市场价值的芯片。

EDA公司的精准芯策略

目前，针对上述挑战很多头部EDA公司正处在探索、尝试和发展的阶段。以国内的思尔芯为例，该公司正积极在新应用和新技术领域进行布局，如RISC-V、Chiplet、AI、GPU、高性能计算（HPC）和汽车电子等，并给出了针对性的解决方案。

思尔芯的创始人、董事长兼CEO林俊雄指出：“面对芯片设计的新挑战，我们围绕‘精准芯策略’（Precision Chip Strategy, PCS），采用异构验证方法，以及并行驱动和左移周期方法，旨在确保芯片设计正确（Design the Chip Right），也确保设计正确芯片（Design the Right Chip）。”

林俊雄所提到的“确保芯片设计正确”和“确保设计正确芯片”这两个概念，虽然听起来相似，但实际上涵盖了芯片设计过程中的两个非常重要且不同的方面。

确保芯片设计正确：关注的是在实现设计中，如何以最高效、最准确的方式来验证这个设计。这包括通过合适的设计方法学，在不同的设计阶段选用高效的工具，进行彻底的仿真和验证。这一过程强调的是“正确地做事”，即在技术和操作层面上精确无误地实现设计目标。

确保设计正确芯片：关注的是确保设计团队设计出符合市场需求和应用场景需求的芯片。这涉及对市场趋势的理解、对未来技术发展的预测以及对客户需求的深刻洞察。面对多变的市场，要有新的设计方法与工具去高效且精准地实现。这一过程强调的是“做正确的事”，即设计出真正需要的、有市场价值的芯片。

芯片设计一直以来都在强调设计的准确性，一旦芯片流片失败，不仅导致高额的成本损失，还可能使企业错过重要的市场窗口。这一点无论是过去还是技术日新月异的现在，都依然如此。这就是为什么EDA厂商始终推进和改进设计方法，以确保芯片设计的正确。观察整个芯片开发流程中，每个阶段的设计和验证需求是各不相同的。为了确保每一步都设计准确，就需要充分的仿真。但是传统的软件仿真方法一旦遇到设计规模变大，性能就会大大降低。为此，思尔芯通过异构验证方法，融合了多种先进仿真与验证技术，针对不同阶段采用相应的设计与验证策略。

思尔芯异构验证方法包括架构设计（芯神匠）、软件仿真（芯神驰）、硬件仿真（芯神鼎）和原型验证（芯神瞳），覆盖了从IP开发到系统验证的全过程。此外，通过利用数字电路调试软件（芯神觉）以及丰富的外置应用库/降速桥/VIP，思尔芯构建了一个全面的设计、验证和调试环境。这个环境不仅促进了跨团队的高效协作，也确保了设计的每个环节都能达到预定的准确性，从而在短的时间内高效实现了“确保芯片设计正确”的目标。

其次，在传统的工作流程中，软件开发、系统规范性测试、各类认证、客户演示等都要在流片回来上板后才能进行。这是一个漫长的等待过程，由于现在的技术日新月异，很多设计是到样片上板测试后才发现早期的规格或架构错误，或是并不符合市场需求。此时，如何确保设计正确芯片？现在思尔芯通过并行驱动，左移周期方法，在芯片设计的初始阶段，就实现并行驱动的工作流程。这意味着在设计的一开始，并在每一个阶段，利用工具高效且准确进行设计。

先是使用思尔芯的芯神匠架构设计软件（Genesis Architect），设计团队可以在设计的早期阶段进行有效的规划和架构设计。这不仅提高了设计的精准性，也加快了后续的开发流程。之后，工程师可以通过芯神瞳原型验证（Prodigy）与芯神匠架构软件（Genesis Architect）的协同建模，将RTL代码映射进原型验证中，使得设计模型和最终芯片相一致。透过架构设计与原型验证的模型，它的运行速度可接近最终芯片，因此可以进行提前软件开发，客户演示等，亦可提早进行各种认证，例如汽车电子的安全性认证等。这种方法大大缩短了开发时间，同时实现了设计和验证过程的时间提前，即“左移”，从而又快又好地实现“确保设计正确芯片”。

通过这些设计方法和工具，思尔芯不仅加速了新兴趋势下复杂芯片的设计过程，还确保设计正确芯片，确保芯片设计正确，帮助客户在竞争激烈的芯片市场中获得优势。

林俊雄还强调，思尔芯率先在产品中使用了AI技术，小到从分割（partitioning）算法的资源预估，大到架构层级优化（architecture-level optimization）工具的设计空间探索，都有很重要的AI应用。

思尔芯是国内数字前端EDA领域的行业龙头，也是业内最早开发原型验证工具的企业。在思尔芯20周年的闭门论坛上，林俊雄介绍：“2004年在上海成立至今，这20年间，我们一直专注于客户，贴近客户并始终坚持以客户需求为导向的原则。让客户能够站在双方几十年的知识积累和客户经验上，客户可以在很短时间内完成一个贴近自己具体应用需求的SoC重建，降低风险并加速软件开发进程，提前实现系统的整合。”

截至目前，思尔芯的客户数量已超过600家，包括英特尔、三星、索尼、黑芝麻、开芯院、芯动科技等。其产品已广泛应用于物联网、云计算、5G 通信、智慧医疗、汽车电子等终端领域。