ALD，愈发重要！
👆如果您希望可以时常见面，欢迎标星🌟收藏哦~
来源：内容由半导体行业观察（ID：icbank）编译自semiengineering，谢谢。
原子层沉积 (ALD) 过去被认为速度太慢，无法在半导体制造中实际使用，但它已成为最先进节点上晶体管和互连制造的关键工具。
ALD 可以在一定程度上加快速度，但真正的转变是最先进节点上精确成分和厚度控制的价值不断提高，这使得在沉积上花费的额外时间是值得的。
ALD是化学气相沉积的近亲，最初被大量引入半导体行业，用于氧化铪（高 k）栅极电介质。CVD 和 ALD 本质上都是保形工艺。沉积发生在暴露于前体气体的所有表面上。然而，在 ALD 中，反应是自限性的。
该过程的工作原理如下：首先，将前体气体 (precursor gas：A) 引入处理室，并吸附到所有可用的基板位置上。一旦所有表面位点都被占据，就不会发生进一步的吸附。惰性吹扫气体，通常为氮气或氩气，冲洗掉任何剩余的前体气体，然后引入第二前体(second precursor ：B)。前体 B 与化学吸附的前体 A 反应生成所需的薄膜。一旦所有吸附的分子被消耗，反应就会停止。在第二次净化步骤之后，重复该循环。
ALD 的机会随着功能的缩小而扩大
ALD 的循序渐进的性质既是它的优点也是它的缺点。一次沉积一个单层使制造商能够极其精确地控制厚度。以不同比例使用不同的前体气体可以调整薄膜成分。不幸的是，重复的前体/吹扫气体循环需要很多时间。CEA-Leti研究员Rémy Gassilloud在接受采访时估计，在单晶圆工艺中，每个晶圆两分钟是最具成本效益的工艺时间。但两分钟只够沉积约 2 纳米厚的薄膜。
一些流程调整可以提高吞吐量。二氧化硅 ALD 经常使用大型熔炉一次处理许多晶圆。等离子体活化可以电离试剂并加速成膜。尽管如此，Gassilloud 估计 10 纳米是 ALD 薄膜的最大实用厚度。
然而，随着晶体管的缩小，该厚度范围内的层数正在增加。晶体管结构也变得越来越复杂，需要在垂直表面、深沟槽以及视线 PVD 方法不易到达的其他地方进行沉积。例如，全栅晶体管的替代栅极需要一种可以填充纳米级空腔的工艺。
如上所述，HfO2是 ALD 在半导体制造中的首次成功应用。它的前体 HfCl 4和水都是化学上简单的小分子，其副产物具有挥发性且易于去除。不过，如此简单的化学反应是例外。二氧化硅的 ALD 通常使用氨基硅烷前体。金属氮化物通常具有复杂的金属有机前体气体。Gassilloud 指出，可以将配体添加到前体分子中以改变其蒸气压或反应性，或促进与基材的粘附。在下面讨论的选择性沉积过程中，配体可以提高生长表面和非生长表面之间的选择性。这些较大的分子可能难以渗透到较小的特征中，并且副产物也难以去除。复杂的副产品也可能成为污染源。
ALD 的优点之一是其工艺温度非常低，通常在 200°C 至 300°C 之间。它与 CMOS 中的晶体管和互连工艺以及塑料和其他新型基板上的沉积热兼容。即便如此，Aditya Kumar 和 GlobalFoundries 的同事表明，精确的温度控制非常重要。TiN 沉积过程中的 TDMAT（四二甲氨基钛）冷凝是颗粒缺陷的重要来源。为了维持所需的工艺温度，前驱气体和吹扫气体的温度都很重要。将冷的吹扫气体引入温暖的处理室会导致快速冷凝。
随着 ALD 已成为主流工艺，业界已在核心器件材料之外的各种牺牲层和间隔层中找到了它的应用。例如，双重和四重图案化方案通常使用 ALD 来实现“间距加倍”。通过在图案化“心轴”的两侧沉积间隔材料，然后移除心轴，该工艺可以将原始间距切成两半，而不需要额外的、成本更高的光刻步骤。
在 finFET 器件的垂直硅鳍片上沉积掺杂氧化物是一种比离子注入方向性更小、破坏性更小的替代方案。
选择性沉积带来横向控制
最后两个例子依赖于表面特性来调节沉积。前体可能比底层材料更容易粘附到硬掩模上。silicon fin的垂直面可能比水平面提供更多（或更少）的吸附位点。在更复杂的结构上进行选择性沉积可能需要预先沉积的生长模板，对基底区域进行功能化以促进或阻止生长。选择性沉积在互连应用中尤其重要。不过，总的来说，华中科技大学陈榕及其同事的综合评论解释说，选择性沉积方法需要在薄膜生长时补充模板材料，同时需要一种机制来选择性地去除不需要的材料。
例如，相对于SiO 2 ，钨优先沉积在硅上，但仅在几个循环后选择性就会降低。北卡罗来纳州立大学的研究人员通过将氢掺入钨前体中，成功地重新钝化了氧化物。同样，阿贡国家实验室的一个小组发现，相对于其他氧化物，SiO2优先沉积在 SiO 2上的时间仅为 10 到 15循环。所谓的“ABC”循环 - 每 5 到 10 个循环添加乙酰丙酮（“前体 C”）作为抑制剂 - 恢复了选择性。
替代地或附加地，可以使用原子层蚀刻（ALE）来去除不需要的材料。ALE 的操作步骤与 ALD 相同。周期的前半部分与现有表面发生反应，削弱与底层材料的粘合。然后，第二步——通常是离子轰击——去除弱化层。例如，在硅的 ALE 蚀刻中，氯气与表面反应形成各种 SiCl x化合物。氯化过程削弱了表面和本体之间的硅间键，氯化层很容易被溅射掉。ALE 的逐层性质取决于表面材料相对于本体材料的优先去除（在本例中为SiCl x与 Si）。“ALE 窗口”是能量和温度的结合，在该窗口下表面层被完全去除而不损坏底层材料。
与直觉有些相反的是，凯伦·卡纳里克 (Keren Kanarik) 及其Lam Research的同事发现，较高的离子能量实际上扩大了硅蚀刻的 ALE 窗口。相对于传统 RIE，高离子能量和短曝光时间延迟了硅溅射的开始。
一次添加和减去一个原子层
长期以来，半导体行业一直在寻找沉积材料、图案化然后蚀刻掉大部分材料的工艺方案的替代方案。只存放我们最终需要的材料不是更简单吗？与此同时，原子层沉积已经填充了纳米片下方和空腔内的空间。批量沉积和蚀刻工具仍然存在，并且在可预见的未来仍然如此。但在越来越多的情况下，这些工具提供框架，而 ALD 和 ALE 流程则填充细节。
原文链接
https://semiengineering.com/enabling-advanced-devices-with-atomic-layer-processes/
END
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3740期内容，欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者