万卡集群时代,互联成为核心 | 专访奇异摩尔祝俊东
近一年半时间里,AI成为了大家最热议的科技话题之一,在ChatGPT 诞生一年后,以Sora为代表的 AGI 异军突起,再度引爆了高性能计算市场。
与AI一同崛起的还有各个公司所推出的大模型,这为半导体行业带来了一场难得的机遇。越来越多的计算任务需要超大规模计算集群来完成,随着系统的复杂性不断增强,行业对更高带宽、更低延迟的片内、片间、集群间互联需求愈发迫切,高性能行业的瓶颈逐渐从算力转向算力+互联。
如何实现更高带宽,更低延迟的互联,已成为了目前产业中的重要议题,既有基于已有互联技术的改进,也有对未来互联技术的构想,各路厂商为互联献计献策,Chiplet作为解决高性能瓶颈的设计,也一同成为了大热。
近日,半导体行业观察采访了奇异摩尔联合创始人兼产品及解决方案副总裁、中国系统级封装大会SiP China主席团的成员祝俊东,针对Chiplet和异构集成等方面问题,做了更深度的解答,而我们也可以藉由此在展会前有了进一步了解互联市场发展的机会。
第八届中国系统级封装大会SiP China将于8月27日-28日在深圳会展中心(福田)与elexcon2024深圳国际电子展同期举办,详细内容参见文末。
半导体行业观察:Chiplet和异构集成的发展给半导体IP业务模式带来了哪些挑战?
祝俊东:Chiplet是一种新的设计方式,传统芯片设计基于SoC,但随着芯片规模的扩大,Chiplet已经成为主流技术。这种技术带来了几个新的挑战和机遇:
首先,Chiplet设计涉及系统级的重组问题,需要将原来的大系统切分成不同模块,并优化这些模块之间的功能拆分和组合,以实现更优的芯片设计。这一过程需要新的工具和设计方法,带来了创新的机遇。
其次,随着高性能计算行业的发展,接口变得越来越重要。Chiplet要求芯片内部不同芯粒之间的高速互联,这推动了D2D(Die-to-Die)接口的兴起。D2D接口需要具备高性能、低功耗、低延时的特点,标准化接口如UCIe(Universal Chiplet Interconnect Express)为D2D接口的普及铺平了道路。UCIe标准的诞生和发展,使得主流的IP厂商纷纷推出相关接口,推动了整个行业的进步。
第三,Chiplet生态正在从闭环向半开放甚至全开放的方向发展。在这种生态中,不同设计者提供的芯粒需要能够互联互通,这就要求接口标准化和性能足够优越。标准化的接口如UCIe,让不同厂商设计的芯粒能够在一个系统中高效互联,推动了行业的协作和发展。
最后,系统级设计和封装仿真也面临新的挑战。Chiplet依赖先进封装技术,需要在设计之初就进行系统级的设计和仿真,包括封装和验证仿真,这就要求业界重塑一套完整的设计流程,并提供相关系统工具。此外,Chiplet之间的高效互联需要适应这种新架构的NoC(Network on Chip),这也是当前设计的一个重要方向。同时,不同协议间的转换也至关重要,以确保数据在不同芯粒和Die之间有效传输。
半导体行业观察:在Chiplet 和异构集成领域,奇异摩尔有哪些布局和突破?
祝俊东:这几年整个市场发展很快,特别是智能计算和AIGC的快速发展,使得计算规模和模型规模不断增大,对计算架构提出了新的挑战。这正是奇异摩尔成立的初衷,我们一直在研发和布局相关领域。
片内互联
从市场角度看,高性能计算领域由计算、存储和互联构成。过去互联部分在整个计算体系中角色较小,占比不到5%。但随着智能计算的发展,互联市场快速进步,现已占计算行业的20%-30%。如果考虑Chiplet带来的片内互联,它更是一个巨大的市场。因此,需要好的行业解决方案,D2D接口的IP是基础。奇异摩尔是UCIe组织最早成员,积极推动协议发展,研发自有D2D IP。我们推出了支持UCIe1.1标准的32G高性能D2D IP,获得了客户认可。UCIe接口已成为D2D接口的主流标准,获得全球主要厂商的支持,具有很好的易用性、支持性和开发性。
芯粒(Chiplet)是由多个小芯片组成的,奇异摩尔是行业内最早做专用芯粒的厂商之一,专注于互联相关的芯粒。片内互联应用场景,除了D2D IP外,我们还推出了集成所有对外高速接口、memory接口和D2D接口的IO Die,更通俗地可以理解为它是芯片内部的路由器。
通过IO Die可以高性能地连接多个芯粒,形成更大的系统。这类架构能够提供更好的性能、更高的带宽、更低的延迟及功耗并实现芯片的大规模算力提升。
片间与网络集群互联
对于智算中心系统间高速互联方面,目前GPU卡间通信受制于PCIe总线标准的带宽限制,延迟及传输效率,这成为大规模集群互联的一个瓶颈。奇异摩尔推出了NDSA(网络加速专用芯粒), 可作为独立芯粒应用于GPU/NPU的传输加速器。
我们针对GPU互联的NDSA芯粒名为“NDSA-G2G”,它通过RDMA和Die2Die技术,在芯片间搭建了高速数据交换网络,可实现近TB/s的超高速数据传输, 满足AI芯片对于片间交换不断增长的需求。
在服务器网间互联场景,北向网络侧重于网络控制与管理,主要是网络控制器与上层应用之间的接口和通信。高带宽域网络侧重于数据传输性能,旨在实现高速度、低延迟的网络连接。
在这个应用场景,我们推出了高性能高带宽的SmartNIC网卡,内建以太网RDMA引擎,实现服务器之间的大规模连接。
半导体行业观察:如何看待 Chiplet 和异构集成技术的发展趋势?
祝俊东:我们正处于一个重要的变革时代,随着AIGC(人工智能生成内容)的发展,生产力生成方式、计算、互联和产品形态都发生了重大变化,这对整个产业提出了更高的要求。在这一过程中,互联变得越来越重要,要保持高速发展,两个点尤为重要。
首先是系统规模越来越大,需要将不同的小单元(计算单元、存储单元、功能单元等)组成更大规模的系统,因此,需要一个从芯片内部到系统之间的统一互联架构。虽然国际领先厂商已有自己的解决方案,但随着行业发展,厂商之间的协作成为大趋势,因此不同厂商间也要实现互联互通。这就需要一个统一的、基于第三方产品的互联架构和开放标准及生态,通过分工合作,形成开放、繁荣的生态系统。这样可以让各个厂商基于自己的专长(如计算、软件、接口)进行分工合作。
第二个点是计算形态变化,过去主要是同构计算(基于GPU或CPU),但现在随着算力需求的快速增长,同构计算方式已经无法满足需求。因此,需要在算法和算子层面进行革新,异构计算(结合不同类型的计算单元)成为重点。异构计算需要高性能的互联架构和调用它的软件与硬件的互联架构,这也是Chiplet(小芯片)和互联的重要发展方向。
此外,封装技术也在进步。过去的Chiplet主要是平面封装,虽然已经提升了芯片面积和性能,但3DIC(3D集成电路)技术通过3D堆叠计算、存储和互联单元,可以大幅降低传输数据的功耗,在有限体积内提升芯片性能,这是行业发展的重要方向。
半导体行业观察:您对 SiP China 2024 有什么期待?
祝俊东:首先感谢大会主办方的邀请。奇异摩尔自成立以来连续三年参加SiP China。我们见证了活动从传统封装逐渐发展到先进封装和异构集成,反映了行业的进步。越来越多的产业上下游积极参与,我们希望通过SiP China与更多合作伙伴交流,分享理念和合作方式,共同促进产业繁荣与发展。预祝SiP China越办越好!
写在最后
对于AI行业来说,半导体产业是支撑其不断发展的基石,没有算力和互联,就没有今天各种大模型的爆发式成长,而算力和互联作为相辅相成的一个整体,在今天愈发凸显重要性,Chiplet和异构集成已成为行业发展的一大趋势。
不断发展的Chiplet和异构集成带来了系统重组、接口标准化、生态开放和系统级设计等多方面的挑战和机遇,我们也相信,像奇异摩尔这样的公司,在接口和标准化等方面的不懈努力,会推动这一行业的持续创新和进步。
关于elexcon深圳国际电子展
elexcon2024深圳国际电子展将于8月27日至29日在深圳会展中心(福田)登场,20+专业论坛、100+专家探讨嵌入式AI、AI PC与数据中心、存储、电动汽车智能化、智能传感器、FPGA、第三代半导体、新能源数字电源、Chiplet等热门议题。
点这里👆加关注,锁定更多原创内容
END
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3829期内容,欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID:icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者