一种结合了SiC和GaN优势的晶体管

这是电力电子领域令人兴奋的时代。在硅占据主导地位数十年后，两种较新的材料——碳化硅和氮化镓——已经开始占领价值数十亿美元的市场。例如，碳化硅现在是电动汽车逆变器和充电器的首选半导体。如果您最近为智能手机或笔记本电脑购买了壁式充电器，那么它很可能使用氮化镓。

被称为宽带隙半导体的新型材料正在取代这些和其他电力电子应用，因为它们提供了许多优越的特性。然而宽带隙技术仍然存在根本性的弱点。对于碳化硅晶体管来说，一个很大的问题是沟道中电子的迁移率相对较低，沟道是器件栅极下方的区域，电流通过该区域在源极和漏极之间流动。这种低迁移率阻碍了 SiC 晶体管的高速开关。这反过来又限制了它们在交流电和直流电之间转换等应用中的效率。

另一方面，氮化镓晶体管有一个被称为“动态导通电阻”的特性，这意味着当器件传导电流时，器件的电阻取决于电压——电压越高意味着导通电阻越高。GaN 的另一个问题是，器件的物理尺寸及其成本会随着其电压阻断能力的增加而增加，电压阻断能力是器件的一项关键能力，预计其开启和关闭电压比内部电压高出许多倍。比如说，一台典型的计算机。

如果您可以将 GaN 和 SiC 结合在一个器件中，最大限度地减少各自的弱点并最大限度地发挥其优势，结果会怎样？这个问题促使香港科技大学和中国其他三所机构的 16 名研究人员组成的团队不断思考。经过多年的努力，他们终于成功制造出一种晶体管，他们称之为混合场效应晶体管（HyFET）。他们在去年 12 月于旧金山举行的IEEE国际电子设备会议上发表的一篇论文中描述了他们的工作。

未参与该研究的宽带隙半导体专家对这项技术成果印象深刻。康奈尔大学教授兼实验室负责人、 IEEE 院士Debdeep Jena表示：“实际上，我对香港Kevin Chen团队的研究成果感到非常兴奋。” “它有很多优点和希望。” 然而，这些专家对该设备商业前景的看法普遍较为谨慎。

在运行中，该器件使用低压高速 GaN 晶体管来控制高压 SiC 结型场效应晶体管 (JFET)。在传统的 SiC JFET 中，漏极位于器件底部，连接到衬底。电流垂直流动，由器件顶部的栅极控制，通过“漂移层”到达也在器件顶部的一个或多个源极端子。在混合 FET 中，基本配置是可识别的：器件底部有一个漏极，连接到基板。电流向上流过 SiC 漂移层。然而，栅极和源极端子位于直接集成在器件顶部 SiC JFET 上方的 GaN 晶体管中。因此，流经 SiC JFET 的电流由器件 GaN 部分中的栅极和源极端子控制。

这里的优点是，具有高电子迁移率的 GaN 晶体管控制组合器件的开关。该组合器件建立在 SiC JFET 的基础上，具有大漂移区，具有 SiC 的电压阻断能力。测试表明该设备很大程度上满足了研究人员的期望。他们发现，虽然迁移率不如传统 GaN 器件那么高，但它“适合高频开关”。他们还证明，在“关闭”状态下，该设备可以阻断大约 600 伏的电压，具体取决于温度，这对于首个同类实验设备来说相当不错。

制造该设备必须克服许多挑战。其中主要的方法之一是直接在 SiC 晶体管之上生长 GaN 晶体管。氮化镓器件通常在 SiC 衬底上制造。然而，这些器件是“在轴上”生长的，这意味着它们是逐层生长的，每层都平行于衬底。但 SiC 器件通常是相对于其衬底晶体晶格的方向离轴生长的。因此，研究人员必须设计出一种在 SiC 器件上生长 GaN 晶体管的方法，其轴偏差或“误切”为 4 度。

为此，他们开发了一种称为“两步双轴应变释放”的技术。两种不同半导体之间界面的一个基本问题是在两种不同晶体合并的边界处产生的应变。这种应变会在晶格中产生影响性能的缺陷，称为位错。研究人员改进和开发的技术通过两种特定类型的位错释放应变，最大限度地减少其有害影响。

HyFET的弱点之一是晶体管处于导通状态时对电流的阻力。这个值称为 R on，相当高，约为每厘米2 50 兆欧。R on越高意味着整体效率越低。当然，混合 FET 确实是同类产品中的第一个，是在大学实验室中构建的。

作者兼 IEEE 院士 Kevin Chen 在一封电子邮件中写道：“我们论文中的大 R源于小型设备……以及 SiC 部分非常保守的设计。” “一般来说，利用工业 SiC 制造设施实现 1200 V HyFET的3mΩ∙cm ² (~2.6)不存在其他障碍。”

不过，为了进行比较，能够阻断超过 600 伏电压的最先进的 SiC 或 GaN 晶体管的导通电阻可以低至2 mΩ∙cm ² ，绝缘晶体管的发明人、IEEE 终身研究员B. 北卡罗来纳州立大学电气工程系杰出教授Jayant Baliga指出。鉴于这些数字，Baliga 质疑当更简单且可能更便宜的 SiC 晶体管出现时，对商用混合 FET 的需求量会有多大。“如果比导通电阻没有降低到碳化硅 MOSFET 的以下，那么什么会促使人们转向更复杂的东西，所有这些层都在生长？” （金属氧化物半导体 FET），Baliga 问道。

IEEE 院士、加州大学圣巴巴拉分校工程学院院长、GaN 功率器件先驱Umesh Mishra质疑将两种不同半导体集成到单个器件中的优势（极小的电感延迟和电容损耗）是否值得制造复杂性和其他因素的成本。他指出，为了制造这样的设备，公司“现在必须拥有两种在工厂运行的技术”。“他们必须拥有碳化硅技术，而且必须拥有氮化镓技术。没有人愿意这样做，因为你现在有两种复杂的技术需要同时尝试运行”——这是一个成本高昂的提议。

“扩展一些困难的事情总是很困难，”米什拉补充道。“那么问题来了，你的好处是什么？” Mishra 指出，通过简单地将两个不同的晶体管连接在一个封装中，而不是将它们集成到单个混合器件中，就可以以低得多的成本获得组合器件的大部分优点。

然而，作者陈表示，不需要的电子特性，特别是称为寄生电感的弱点，将困扰简单封装在一起而不是集成的晶体管。“较低的寄生电感可以最大限度地减少开关振荡并降低开关损耗，”他在电子邮件中写道。“先进的共封装技术可以在一定程度上降低寄生电感，但可能不如集成器件（在批量过程中实现）具有成本效益。”

康奈尔大学的 Jena 指出，混合 FET 潜在的不可克服的障碍是 GaN 器件的进步速度。他表示，在可预见的未来，GaN 将变得如此强大，以至于可能不需要混合方案就能取得胜利。“物理学告诉我，从长远来看，GaN 是赢家，”他说。“我不想从 [混合 FET] 论文中夺走任何东西。这是一篇很棒的论文。但无论他们在这里展示了什么，未来氮化镓也将成为可能。”他总结道。

今天是《半导体行业观察》为您分享的第3647期内容，欢迎关注。

★EUV光刻机重磅报告，美国发布

★碳化硅“狂飙”：追赶、内卷、替代

★芯片巨头，都想“干掉”工程师！

★苹果，玩转先进封装

★GPU的历史性时刻！

★大陆集团，开发7nm芯片

★张忠谋最新采访：中国会找到反击方法

★EUV光刻的新“救星”