EUV光刻，终成主角！
👆如果您希望可以时常见面，欢迎标星🌟收藏哦~
EUV到底有多火，可能很多人没有概念。
在光刻机巨头ASML发布的2023年第三季度的报告中，EUV光刻机的预定额为5亿欧元，而到了第四季度，预定额陡然增加到了56亿欧元，整整翻了十倍之多。
要知道，这部分订购的光刻机大部分都不会在2024年内交付，至少要等到2025年，但包括台积电、三星和英特尔等巨头依旧只能乖乖交钱买期货，原因很简单，就是ASML目前仍然是蓝星上唯一一家能够量产EUV光刻机的厂商。
对于半导体行业来说，技术领先就意味着能赚钱，而独占了EUV这一重要市场后，就意味着ASML能有源源不断的收入：根据国外 MarketsandMarkets 的最新报告，EUV 光刻市场预计将从 2023 年的 94 亿美元增至 2028 年的 253 亿美元，2023-2028 年期间复合年增长率为21.8 %。
作为对比，ASML在2023年的总营收为276亿欧元，折合近300亿美元，五年后，光是EUV就能撑起ASML现在大半年的营收，在可预见的未来，不管是3nm、2nm、1nm或是更先进制程，它们都需要用到ASML所生产的EUV光刻机，台积电这样的代工厂赚得越多，ASML数钱就数得越开心。
问题来了，为什么EUV能这么赚钱？
日本技术，被欧洲“偷走”
对于传统的DUV，EUV的优势是显而易见的：
在生产方面，由于EUV光刻技术可以在单个芯片上封装更多的晶体管，因此可以以更低的成本批量生产芯片；在性能方面，采用EUV光刻技术生产的芯片具有更强的处理能力，能耗更低，性能更高；在工艺方面，与多重图案化相比，EUV 可减少掩模数量，打印更多的二维设计，从而在工艺简化方面带来巨大优势；
对于有志于先进制程的晶圆厂来说，EUV具备极大的吸引力，但上述这几个优势，却花费了数十年的时间，穷尽了无数人的努力，才终于来到我们面前。
EUV的故事，还要从20 世纪 80 年代中期的日本讲起。
上世纪80年代的半导体光刻仍然依赖于汞灯，整个行业正在寻找更先进的光刻办法，希望利用波长更短的光来延续摩尔定律，让芯片的性能更进一步，而当时还在日本电报电话公司(NTT)供职的木下博夫，在工作时萌生了EUVL（极紫外光刻）的想法。
为了实现EUVL，木下博夫开始寻找更短波长的 X 射线，但问题也逐步浮现，其中包括缺乏能够聚焦 X 射线用于光刻的透镜或镜子。而在此时，他看到了 Jim Underwood 和 Troy Barbee的一篇论文，报告中描述了第一个波长为 10 至 100 nm（我们现在称为 EUV）的多层反射镜。
与掠射角反射镜相比，多层反射镜是一个巨大的进步，当时唯一可用于较短波长 X 射线的就是掠射角反射镜，而多层反射镜更进一步，为 EUV 波长的光刻技术铺好了道路。木下博夫成功实现了 EUV 中图像的首次聚焦，并在 1986 年日本应用物理学会的一次会议上报告了他的成就。
与大部分人想象的不同，EUV的初次登场没有鲜花没有掌声，迎来的却是一片质疑， “不幸的是，观众对我的演讲高度怀疑，” 木下博夫后来在一次有关 EUV 光刻技术出现的特邀演讲中说道，“但是，我的信念没有改变。”
木村博夫如今已被公认为是EUV光刻技术的奠基人，当时的他大概没想到，EUV光刻日后需要耗费三十多年时间、数十亿美元资金以及数千名工程师和科学家的努力来实现落地，最终成为摩尔定律的最坚定的捍卫者。
虽然NTT 不看好EUV，选择押宝在其他光刻技术，但公司本身并没有阻止木村的研究，1993 年，木村组织了一次有关EUV技术的美日会议，吸引了约 50 名研究人员参加，并由此建立了两国之间在EUV光刻技术上的联系。
“摩尔定律遇到了麻烦，”伯克利国家实验室的David Attwood说，“英特尔指望走在摩尔定律的最前沿，以高价销售其产品。” 当时193 nm 氟化氩激光器已经开始用于光刻技术的开发，但DUV（深紫外光）光刻技术似乎已经走到了尽头，对于英特尔来说，无法继续缩小芯片几何尺寸，就意味着芯片性能难以继续提升，也意味着半导体行业发展的停滞，整个业界都对未来感到焦虑不安。
转折点出现在英特尔研究总监John Carruthers身上，他对英特尔未来的选择进行了审视，并得出结论，想要摩尔定律延续的唯一途径，就是在一个全行业项目上投入十亿美元，来开发EUV光刻这项技术。
当John Carruthers向英特尔高层提出这一方案时，安迪·格鲁夫（Andy Grove）愤怒地拍着桌子，但戈登·摩尔（Gordon Moore）却颇感兴趣，最终让格鲁夫也按下了同意投资的按钮。
这位摩尔定律的提出者在一次行业会议上宣布：“英特尔来了……我们正在下注，我们希望您加入我们。”
这一呼吁取得了成功。1997 年，英特尔、摩托罗拉和 AMD 等长期竞争对手认识到威胁的严重性，联合成立了 Extreme Ultraviolet LLC，开发新一代光刻技术，该联盟与美国能源部合作，开始在伯克利实验室、劳伦斯-利弗莫尔国家实验室和桑迪亚国家实验室展开研究。
将光刻技术转向 EUV 不仅需要新的光源，还需要新的光学器件和光学涂层、光刻胶、测量工具和纳米级精度，DUV的技术积累似乎在EUV上毫无用处，经过数轮的评级比较，最初被评为最后一名的激光产生的锡等离子体源成为了首选。
到 2000 年代中期，研究人员展示了由二氧化碳激光器泵浦的锡等离子体源，但其功率有限，几年来输出功率一直停留在数瓦特的范围内。直到2013 年，加利福尼亚州的 Cymer 公司报告称，通过在主脉冲之前用预脉冲击中锡，可以将将 EUV 功率提升到 10 瓦以上，虽然还远远不能满足生产要求，但颇具先进之明的 ASML公司于当年5月收购了Cymer，并开始投入资金加速EUV光刻技术的研发。
光学要求也是一大难点。EUV光刻机将电路掩膜的图像以所需的纳米分辨率投射到硅表面，需要十几个独立的反射镜，而这里唯一的选择就是多层反射镜，这种反射镜的四分之一波层比 4 nm还薄，且必须保持一致，才能达到生产芯片所需的精度。
为了完成EUV光刻机的开发，ASML又与蔡司花费了 20 年时间合作开发这套复杂光学器件。“将专利概念变成现实需要做大量的工作，”Erik Loopstra 说道，他与 Vadim Banine 一起领导了ASML与蔡司的联合研发团队，“自由曲面光学器件将 EUV 光沿着 10米长的光路聚焦到纳米级光斑，这就像在月球上打高尔夫球一样，而测量是完成任务的关键，一切你能测量的东西，都可以制造。”
2011年7月，ASML/IMEC完成对EUV原型机/概念机的各种内部验证后，第一台研发型EUV光刻机（NXE3100)通过专门的大型货运飞机抵达台积电位于新竹科技园区的研发基地；2013年，ASML交付给了台积电第二台的改进后的EUV光刻机（NXE3300）；2016年1月，ASML交付给了台积电接近最后一款改进型的EUV光刻机型号（NXE3350）……
伴随着光源和光学问题的解决，EUV光刻机终于从ASML的工厂走向各大晶圆厂，从试验原型变为量产版本，2019 年，首款采用 EUV 光刻技术的商用产品发布（三星 Galaxy Note10系列），如今的旗舰手机均仰赖于EUV光刻的使用。
2020 年 12 月，ASML 庆祝了 EUV 系统的第 100 次出货，而截至 2021 年底，全球有 127 台最新一代的 EUV 机器在客户处投入使用，ASML的技术高级副总裁 Jos Benschop表示：“我曾经天真地说EUV 会在 2006 年量产，最终它晚了 13 年，但许多人认为这个东西永远不会存在。”
时间拨回到上世纪80年代，大概没人会相信，那位日本工程师的技术创想，会在三十多年后扎根在欧洲荷兰，成为了全世界半导体延续摩尔定律的关键呢？
High NA争夺战
EUV的热销并不意味着技术的停滞，而是意味着新一轮的技术发展。
目前ASML的EUV光刻机的光源波长在13.5nm左右，物镜的NA数值孔径是0.33，NA是光学系统的数值孔径，表示光线的入射角度，使用更大的NA透镜可以打印出更小的结构，对于2nm甚至是更先进的制程来说，0.33的NA已经不太够用了。
正在路上的第二代EUV光刻机EXE则做了重大改进：其物镜的NA将提升到0.55，也就是所谓的High NA EUV，进一步提高了光刻精度，ASML表示，与 NXE 一样，EXE同样用到了 EUV，但新平台能够让芯片尺寸减小1.7倍，并将晶体管密度提高2.8倍。
ASML也详细讲述了新机器的几大好处。
成像更清晰。EXE 采用了变形光学的巧妙设计，该系统的镜子不是均匀地缩小正在打印的图案，而是在一个方向上将其缩小 4 倍，在另一个方向上缩小 8 倍。该解决方案减少了光线照射十字线的角度并避免了反射问题。重要的是，它还允许芯片制造商继续使用传统尺寸的掩模版，从而最大限度地减少了新技术对半导体生态系统的影响。
更高的生产效率。而后EXE采用了更快的晶圆和掩模版台， EXE 系统中的晶圆台加速至 8g，是 NXE 晶圆台速度的两倍，EXE 的十字线阶段的加速速度是 NXE 的四倍，也就是32g，其相当于一辆赛车在 0.09 秒内从 0 加速到 100 公里/小时。
更简单的制造工艺。EXE的 CD 为 8 nm，使芯片制造商能够简化其制造流程，也能更经济高效地生产先进微芯片。
更快的投产。ASML尽可能多地重复使用现有的 EUV 技术，并且仅更改提供系统分辨率和生产力增强所需的方面。EXE 系统由可以在集成到完整系统之前进行独立测试的模块组成。这些模块简化了系统的安装和集成到客户晶圆厂的过程，客户将在 2024 年至 2025 年开始研发，并在 2025 年至 2026 年进入大批量生产。
更优秀的芯片，EXE的 8 nm 分辨率意味着厂商可以将更多晶体管封装到单个芯片中，这也就意味着芯片将能够用更少的资源做更多的事情，用相同的面积，实现更强的性能与更优的功耗。
既然High NA这么好，那么现在大家应该都在疯狂给ASML下订单才对，但事实情况并非如此，目前能有魄力向ASML下High-NA EUV 光刻机订单的，除了研究机构外，有且只有三家，分别是台积电、英特尔和三星。
其中，英特尔在High-NA EUV上表现得尤为热衷，据Trendforce 称，英特尔将获得可能于 2024 年发货的 10 台High NA ASML 工具中的 6 台，且还有消息指出，英特尔将获得第一台High NA EUV光刻机。
三星也有明确意向采用High-NA EUV，副董事长 Kyung Kye-hyun 表示“三星已经获得了High NA 设备技术的优先权”，最近ASML还宣布于韩国投资 7.55 亿美元，第二台High-NA EUV有很大可能花落三星。
目前拥有最多EUV光刻机的台积电却好像慢了半拍，台积电于 2022 年底开始量产 3 纳米芯片，并计划于 2025 年开始量产 2 纳米芯片，但在High-NA EUV上，目前没有一个明确的布局，SemiAnalysis 的分析师甚至表示台积电要到 2030 年之后才会真正开始采用High-NA EUV。
这是出了什么问题，难道在台积电看来，High-NA EUV还不够先进吗？
答案可能和很多人想的不一样，其实还是High-NA EUV太贵了，High-NA EUV 光刻机的价格将介于3.5 亿至 4 亿美元，作为对比，目前热销的EUV 光刻机单价为1.5 亿至2 亿美元，翻了两倍有余，即使是不吝啬于投资的台积电也出现了动摇。
实际上，台积电早期愿意购入 ASML 的 EUV 光刻机，很大程度是因为拿到了苹果的部分补贴，当时苹果正在将其生产从三星转移出去，需要台积电来大规模代工其芯片，而在苹果介入之前，台积电并不是很愿意采用这项昂贵的技术。
如今苹果就没有当初那么大方了，有传言称，这家科技巨头不会为代工厂的High-NA EUV升级买单，没了大老板买单，做小弟的也就不急着自己掏腰包了。
台积电作为一家代工厂，升级设备的驱动力并非来自于自身，而是大客户的需求，这一点极大程度上影响了台积电对于技术升级的选择，包括CoWoS的最初遇冷后，台积电改换包装，推出扇出型晶圆级封装(InFO FOWLP），让苹果为自己的先进封装买单，如今台积电何时上马High-NA EUV，恐怕还得看苹果在2nm之后自研芯片的进度。
而英特尔的热衷，自然是因为在EUV上吃过的亏，台积电正是因为ASML的EUV光刻机的帮助，才在16nm后反超英特尔，至今依旧保持着制程上的领先，正在大力推行IDM 2.0的英特尔，自然不会放过来之不易的机会。
而从另一种角度来说，台积电可能还需要看苹果的脸色吃饭，作为代工厂，它本身的资本也足够雄厚，但它不能自己造芯片来卖，正所谓得也代工，失也代工，如果用上了新技术，但却没有客户愿意多花钱，那不就是自己亏本吗？向来追求平稳本分的台积电，肯定是不愿意冒这个险的。
而英特尔就没有那么多顾忌，自家早已画好了路线图，从Intel 7到Intel 4再到Intel 3，最后进入到20A和18A，只要英特尔还在设计新处理器，那晶圆厂就永远不愁订单，最终买单的实际上是庞大的消费者、企业和机构，相较于背靠一两位“大款”的台积电，英特尔显然更有底气去下High-NA EUV的订单。
今年1月5日，英特尔表示已经收到了ASML High-NA EUV光刻机的主要组件，光是运输它就需要 13 个卡车大小的集装箱和 250 个板条箱，而组装完成后，这台设备会达到 3 层楼的高度，英特尔甚至还要扩建现有的晶圆厂来容纳这个庞然大物。
在High-NA这场角力中，英特尔无疑是占据了上风。
谁是未来？
ASML 早在 2022 年就宣布，会在 2027 年至 2028 年期间每年生产 20 台High-NA EUV 光刻工具，今年早些时候还透露，其High-NA EUV积压订单的数量达到两位数，其认为High-NA EUV会逐步替代EUV成为主流，成为更多厂商的选择。
但有一部分研究机构的分析师提出了质疑，他们表示，至少对于一些芯片制造商来说，使用该公司的下一代High-NA EUV几乎没有经济意义，意指台积电未第一时间采用High-NA EUV光刻机这件事。
ASML当然不会坐视，很快对该观点进行了反驳，在接受Bits and Chips采访时，ASML首席财务官表示，High-NA 正在步入正轨且健康发展，分析师低估了其收益，ASML 首席执行官也在财报电话会议上表示，新技术“显然是逻辑和内存方面最具成本效益的解决方案”。
为什么ASML这么有底气，主要还是EUV目前的瓶颈。台积电在最新的N3B工艺里，为了继续提升晶体管密度，只能在低孔径光刻机上使用双重曝光的方法，这不是台积电第一次这么做了，在7nm节点上，台积电就曾使用过DUV的双重曝光，如今又在EUV上如法炮制。
ASML 认为，采用双重曝光会带来某些缺点，如生产时间更长，良率更低，甚至可能影响芯片的性能，而EXE:5000 的 8 nm关键尺寸 (CD)，让芯片制造商可以简化其制造流程，彻底弥补上述这些缺点。
考虑到此前曝出苹果与台积电的秘密协定，即3nm节点上，苹果不会按照标准的晶圆价格付费，仅向台积电支付合格芯片的费用，其良率多半是不容乐观，ASML的说法也不无道理。
没有太多过往包袱的英特尔，已经大步迈向High-NA，而拥有最多EUV光刻机的台积电，它的面前出现了一道两难选择题，是选择一劳永逸去掉双重曝光的步骤，现在就多花成本买入新光刻机？还是先忍一忍低良率和低生产率，将就着用现在的光刻机？
EUV已经在过去10年里成功证明了自己的价值，如今High-NA EUV已成新风潮，谁又能拿下最多的订单，获得未来的主动权呢？
END
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3664期内容，欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者