英特尔豪赌High NA EUV光刻机，错了吗？

5月前

👆如果您希望可以时常见面，欢迎标星🌟收藏哦~

来源：内容由半导体行业观察（ID：icbank）编译自bits-chips，谢谢。

随着英特尔开始组装其第一台高数值孔径 EUV 扫描仪，一位分析师对即将推出的节点的下一代光刻工具的成本效益提出了质疑，台积电可能也不相信。

英特尔在 X（前身为 Twitter）上宣布，该芯片制造商已在俄勒冈州的制造和研发基地收到 ASML 的第一批高数值孔径 EUV 扫描仪组件。两家公司很快将开始组装下一代光刻工具，用于工艺开发。英特尔可能会在 2 月 21 日的英特尔代工服务活动上宣布将High NA 插入大批量生产的时间，但最早可能会在 2026 年初左右，因为全面的High NA 生产系统预计将于今年晚些时候开始发货。据报道，这家美国半导体巨头将接收前十台中的六台。

尽早采用高数值孔径是英特尔重新夺回半导体行业技术领先地位的关键因素。相比之下，该公司在采用“常规”EUV 光刻方面进展缓慢，于 2023 年 9 月开始支持 EUV 的大规模生产，大约比三星和台积电晚了四年。英特尔在四重图案和不切实际的扩展目标中挣扎，陷入了困境。2021 年掌舵后，首席执行官帕特·基辛格 (Pat Gelsinger)发誓要在四年内交付五个新节点，重新夺回领先地位。

最近，Gelsinger 告诉投资者网站 Barron's，他认为英特尔的 18A 节点比台积电相当的 N2 节点“稍微领先”。Intel 18A计划于今年年初进入量产，并将引入一项重大创新：背面供电。台积电计划于 2025 年下半年开始生产 N2 芯片，但不会在 2026 年之前开始提供背面供电（三星尚未透露其计划）。然而，这家台湾代工厂表示，即将推出的 N3 工艺技术更新将已经生产出优于英特尔 18A 产品的芯片。

那么，高数值孔径光刻将成为英特尔的第二张王牌吗？

使用高数值孔径工具将使芯片制造商能够避免 EUV 双重图案化，从而提高设计自由度、降低工艺复杂性并提高产量。这些优点的代价是曝光场尺寸减半，这使得大型芯片的制造变得复杂。（通过加强晶圆台，ASML 避免了良率的巨大打击。）

然而奇怪的是，有报道称台积电并不相信高数值孔径的好处，至少在未来几年是这样。Digitimes 写道：“这家台湾公司尚未致力于高数值孔径 EUV 机器，仍在评估购买这些机器的可行性。”他补充说，即将出任ASML 首席执行官的 Christophe Fouquet 将于本周飞往台湾“说服台积电采用其新机器。”

在一个月前发布的另一份报告中，Semianalysis 对高数值孔径工具的成本效益提出了质疑。“我们的光刻模型表明，尽管降低了复杂性，但对于即将到来的技术节点（包括 1.4nm/14A），高 NA EUV 单次图案化成本明显高于使用现有低 NA 机器进行的双重图案化。此外，多重图案化低数值孔径 EUV 能够比高数值孔径更精细的间距特征。”Semianalysis 写道。

不利的成本比较主要是剂量需求呈指数增长的结果。打印较小的特征需要更高剂量的光（更多光子），以防止统计变化导致投影图像扭曲。Semianalysis 声称，尽管 ASML 随着时间的推移一直在增加源功率，但它并没有跟上增加的剂量要求。这意味着随着打印更精细的细节，曝光时间需要增加，从而减慢光刻过程并增加成本。

同时，不受剂量要求的限制，0.33-NA 扫描仪继续以最大吞吐量运行。“低数值孔径双重图案化的吞吐量优势非常强大，尽管需要两倍的晶圆通过扫描仪，但光刻成本却低于高数值孔径单次曝光。我们的模型表明，从当前领先的 3nm 工艺节点到 1nm 同等工艺节点，这一点都是正确的。”Semianalysis 表示。

该报告提出了一些有趣的问题。英特尔是否急于收复失地，冲进高数值孔径领域？或者它是否能够利用高数值孔径获得竞争优势，证明其之前在 EUV 上的失误是正确的？这场战斗将是未来几年值得关注的一场战斗。

原文链接

https://bits-chips.nl/artikel/is-intels-early-adoption-of-high-na-euv-lithography-a-mistake/

点这里👆加关注，锁定更多原创内容

END

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。

今天是《半导体行业观察》为您分享的第3643期内容，欢迎关注。

推荐阅读