铠侠1000层NAND，更多细节

在 NAND 晶圆厂合资合作伙伴西部数据表示制造成本正在上升而投资回报率正在下降的背景下，铠侠在首尔举行的 IWM 2024 会议上概述了 1,000 层 3D NAND 的技术路线图。

日本媒体《PC Watch》报道了铠侠的宣传，通过推断过去的趋势并改进 NAND 单元技术，铠侠预测到 2027 年 NAND 芯片密度将达到 100 Gbit/mm2，具有 1,000 个字线（存储单元）层。

3D NAND 层数普遍从 2014 年的 24 层增加到 2022 年的 238 层，八年间增长了 10 倍。Kioxia 表示，以每年 1.33 倍的增长率，到 2027 年将可达到 1,000 层的水平。

提高 3D NAND 芯片的密度不仅仅是在芯片上堆叠更多层，因为每层的边缘都需要暴露以进行字线电气连接。这为芯片提供了阶梯状轮廓，随着层数的增加，阶梯所需的芯片面积也会增加。

这意味着必须通过垂直和横向缩小单元尺寸来增加密度，并将位级别从今天的 TLC（3 位/单元）提高到 QLC（4 位/单元）。

所有这些缩放向量（层数、垂直单元尺寸减小、横向单元尺寸减小和单元位水平增加）都带来了各自的技术问题。层数越多意味着蚀刻垂直连接孔（硅通孔或 TSV）就越困难，因为 TSV 尺寸可能会扭曲，通道材料层也会变形。直径为 0.1 μm、深度为 5 μm 或更大的孔的纵横比为 50。随着孔越来越深，正常的反应离子蚀刻 (RIE) 速率会降低，必须使用不同的低温 RIE 来抵消这种情况。

更深的通孔会导致更高的沟道电阻，并且现有的多晶硅（多晶硅）材料将需要通过金属诱导横向结晶（MILC）工艺进行热处理以改性为单晶硅。

通过将目前的单通道（lane）方法改为每阶梯层采用双通道和四通道字线，可以减少芯片的阶梯面积。堆叠层内的电气连接也会受到损害，因为电流的传输路径更长，从而导致电阻影响电流。Kioxia 正在考虑将字线材料从钨改为钼，以降低电流电阻和相关的延迟时间。

它发现的所有问题都通过字线金属变化和通孔蚀刻技术改进等想法得到了解决，但 Kioxia 的技术人员尚未解决一个问题。那就是制造资本成本以及通过使用制造的 NAND 芯片销售芯片和 SSD 来获得这笔支出的回报。

西部数据执行副总裁 Robert Soderbery 本月早些时候在 6 月 10 日的投资者会议上直接谈到了这一点，他谈到了 NAND 的新时代。西部数据指出，3D NAND 的制造成本高于 2D NAND。3D 时代的 NAND 需要更高的资本强度，但随着位密度的增加，成本降低幅度较小。西部数据没有直接谈论其与 Kioxia 的合作，称这种情况是“层数竞赛的结束”。

Soderbery 表示，为了优化资本配置，NAND 层数的增长速度将会放缓。值得注意的是，他宣称：“我们不再像仓鼠轮一样在节点迁移。”3D NAND 层数节点必须持久耐用、功能丰富且面向未来。

换句话说，任何特定节点的使用寿命都将延长，西部数据将寻求在节点级别上实现资本支出回报最大化。Soderbery 表示，这意味着其策略将是利用西部数据更强大的客户关系为高端用例提供高端节点。大客户将向西部数据提供需求信息，西部数据将承诺通过制造安排来满足该需求。

西部数据和铠侠已宣布其218 层级的BiCS 8代 3D NAND 产品技术。BiCS 9 和 BiCS 10 代产品被提及具有 300 和 400 多个层数。这些距离 1,000 层节点还很远。考虑到西部数据对资本支出和投资回报的看法，可以想象该公司可能不愿意加入铠侠，在 2027 年前实现达到 1,000 层所需的多个节点级跃升。从该演示来看，它希望减缓节点级增长率，而不是维持或增加它。

Kioxia 正在与行业领导者三星竞争，以达到旗舰级 NAND 密度水平，从而保持并扩大其市场份额。但我们可以想象，它很快就会与西部数据就 NAND 节点级别提升的速度和时间展开激烈讨论。我们已经要求双方发表评论。

三星电子正在积极探索“二氧化铪铁电体”作为下一代NAND闪存材料，希望这种新材料能够堆叠超过1,000层的3D NAND并实现PB级的SSD。

氧化铪铁电材料有望取代目前 3D NAND 堆叠技术中使用的氧化物薄膜，从而提高芯片的耐用性和稳定性。三星高管预测，到 2030 年左右，其 3D NAND 可以堆叠超过 1,000 层。

据韩国媒体援引业内人士的话称，三星正与韩国科学技术院（KAIST）合作，加紧开发基于二氧化铪铁电体的 3D NAND 技术。他们的研发成果将在 6 月 16 日至 20 日在美国夏威夷举行的 2024 年 IEEE VLSI 技术与电路研讨会上展出。

3D NAND的出现旨在突破平面NAND的局限性。2013年，三星率先将3D NAND商业化，与2D NAND相比，3D NAND具有速度更快、容量更大、功耗更低等优势。然而，3D NAND技术仍面临挑战。

首先，3D NAND 需要使用氧化物/氮化物 (ONON) 或氧化物/多晶硅 (OPOP) 等材料制成的薄膜。随着堆叠层数的增加，这些材料之间的偏差会增大，导致生产良率降低、性能下降和耐用性降低。

此外，3D NAND 面临着巨大的制造挑战，特别是在蚀刻工艺方面。随着层数的增加，精确蚀刻变得越来越困难。即使在目前 100 到 200 层的主流生产中，在 3D NAND 的各个层中保持一致的孔径也非常困难。

不少公司提出以铁电材料取代目前的氧化物3D NAND薄膜材料作为解决方案，铁电材料稳定性的提升，可以让蚀刻过程相对容易一些，有利于提升芯片性能。

推荐阅读