闪存,不止堆叠
👆如果您希望可以时常见面,欢迎标星🌟收藏哦~
来源:内容由半导体行业观察(ID:icbank) ,谢谢。
由于数据量爆炸式增长,闪存变得越来越重要
由于各种系统的自动化、汽车的电气化以及生成式AI(人工智能)的普及,数据量呈爆炸式增长。为了处理大量数据,越来越多地采用高性能处理器。在此背景下,NAND闪存(以下简称闪存)变得越来越重要。
负责存储数据和程序的闪存,随着数据量的增加,需要向更大容量、提高读/写性能、降低功耗、更快接口等各方面发展。
为了响应市场需求,铠侠一直在开发技术来提高闪存的容量和存储密度。
对于不完全依赖“高楼大厦”的闪存演进,铠侠有何看法?
Kioxia 是一家于 1987 年发明闪存的制造商,其使命是“用内存让世界变得更有趣”。此后近40年持续推动闪存技术演进。
闪存首先在二维(平面方向)上发展。通过互连小型化技术提高了每个硅芯片的存储容量和存储密度。小型化已成为闪存制造商的竞争来源,但当互连宽度达到15 nm时,小型化就达到了极限。不可忽视的问题正在增加,例如“存储单元彼此距离太近时会产生漏电流”和“存储在一个存储单元中的电子数量减少,从而影响读写的可靠性”。’这是一具尸体。
这一次,进化始于三维(垂直)堆叠存储单元的方法。通过增加堆叠层数,单位面积的存储单元数量增加,从而实现更高的容量和更高的集成度。2007 年,Kioxia 宣布推出堆叠存储单元的 3D 闪存技术。2015年,该公司以“BiCS FLASH”品牌商业化了48层3D闪存(注1) 。从那时起,BiCS FLASH 大约每两年就会发布一次,层数也会增加。2021年,发布第6代162层BiCS FLASH。
近年来,闪存制造商特别积极地开发通过使存储单元变得“更高”来提高存储密度的技术。每次推出新一代闪存时,层数都会增加,有些产品的层数超过 200 层。然而,铠侠内存业务总经理 Atsushi Inoue 表示:“增加内存单元的层数只是增加容量和提高存储密度的一种方法,我们不仅仅专注于增加堆叠层数。” “不,”他说。
增加堆叠存储单元的数量在成本和制造工艺方面存在许多问题。最明显的就是加工难度增加。每层都必须做得很薄,并且堆叠时高度会增加,因此为了形成存储单元,需要高精度地加工非常深且窄的孔。这需要引进最先进的设备,但成本高昂。随着堆叠存储单元数量的增加,生产时间也会增加。
井上先生表示:“对于铠侠来说,3D闪存最重要的是如何有效提高存储单元的集成度和密度。单片晶圆可以制造多少GB?也就是说,提高存储单元的集成度和密度很重要。”
根据这一设计理念开发并在铠侠四日市工厂(三重县四日市市)和北上工厂(岩手县北上市)制造的最新闪存是218层BiCS FLASH第8代(注2)。
“CBA”,其中控制电路和存储单元在单独的晶圆上制造
第8代BiCS FLASH最大的特点是引入了一种名为“CBA(CMOS直接接合阵列)”的技术。该技术涉及在不同的晶圆上创建控制存储单元和存储单元阵列的 CMOS 电路,然后翻转存储单元阵列一侧的晶圆并将两个晶圆粘合在一起。
之前的第6代BiCS FLASH使用“CUA(CMOS Under Array)”,在CMOS电路上形成存储单元阵列。在 CUA 工艺中,在先前创建的 CMOS 电路之上创建单元阵列,然后在高温下退火以提高存储单元的可靠性。然而,高温处理使CMOS电路的晶体管特性恶化。因此,CUA制造工艺具有显着的温度限制,这一直是进一步提高存储单元性能的障碍之一。
(图片来自铠侠)
CBA的优点是可以使用最佳工艺制造CMOS电路晶圆和存储单元晶圆。由于高温处理仅适用于存储单元阵列晶片,因此可以在确保可靠性所需的温度下进行处理,而无需考虑对CMOS电路的影响。通过分离晶圆制造工艺,可以最大限度地提高 CMOS 电路和存储单元的性能。
由于两种类型的晶圆是并行制造的,因此与传统方法相比,该方法还具有减少生产时间的优点。
然而,“粘合”晶圆绝非易事。这是因为为了保证闪存的可靠性,必须以极高的精度进行对准。“如果晶片的直径为 1 公里,则需要以 1 毫米或更小的精度将晶片粘合在一起,”Inoue 先生说道。如果对准精度下降,性能就会受到影响,例如“它不能作为闪存工作”或“即使工作,其寿命和可靠性也会显着降低。”
(图片来自铠侠)
BiCS FLASH 第 8 代的电子显微照片。粉色线是接合面,上方是存储单元阵列,下方是CMOS电路。可以看出,他们的结合非常完美。它的另一个特点是节距宽度非常窄,只有几微米。
为了将两个晶圆完美地粘合在一起,每个晶圆的表面必须非常平坦,需要复杂的整平工艺。CBA技术是这些先进技术作为制造工艺的成果,是BiCS FLASH第8代。
BiCS FLASH第8代有218层,相比上一代产品层数有所增加。“层数比同代竞品(约230层的3D闪存)减少了5%以上。但是根据我们的计算,千兆字节密度大约高出15-20%。我们的方法是,看来高效地实现了高度集成。”(井上先生)
第8代BiCS FLASH实现了显着更高的密度和改进的性能。与上一代BiCS FLASH相比,千兆字节密度提高了50%。写入性能提升20%,读取速度提升10%。功耗降低了 30%(写入时)。实现的接口速度为3.6Gbps(千兆位每秒(注 3) )。“CBA的引入改善了存储单元本身的特性,这直接导致了写入性能等的提高(井上先生)”
(图片来自铠侠)
“将性能提高这么多绝非易事,”井上说。“一般来说,随着堆叠存储单元数量的增加,每一层都会变得更薄,存储单元也会变得更小,因此如果不创建存储单元,存储单元本身的‘基本特性’往往会恶化。你将无法提高性能。我认为这是内存供应商正在努力解决的问题。但是,每一代提高约 10% 的性能可能是它已经成为的指标和目标之一。
井上先生表示:“通过增加层数来提高存储密度是一种有效的方法,但重要的是通过引入当时最合适的技术(例如CBA)来改进,而不依赖于堆叠层数。我们相信第8代BiCS FLASH是一个完整的产品。”
数据中心对 SSD 的需求不断增长
BiCS FLASH 第 8 代面向广泛的应用,包括越来越多地安装在 PC、智能手机存储、数据中心 SSD、企业 SSD 和车载存储中的 PCI Express 5.0 (PCIe Gen 5) 兼容 SSD。“我们收到了客户对可靠性和性能方面的积极反馈,我们已经向其发送了样品。”(井上先生)
特别有前途的是它在数据中心的应用。“由于生成式人工智能的普及,HBM(高带宽内存)在数据中心服务器中得到越来越多的采用,其功耗极高。因此,对小型、轻量、低功耗的 SSD 的需求正在增加。”井上)先生)。我们相信,在企业领域,SSD对HDD的替代也将会加速。
“我们将继续开发高密度闪存,提高各方面的性能,扩大闪存的用途,旨在与我们的合作伙伴公司合作,实现更美好的社会。”(井上先生)
随着生成大量数据的应用程序数量的增加,闪存作为“数据存储目的地”的重要性将继续增长。Kioxia 的 BiCS FLASH 第 8 代必将为存储带来新的价值。
参考链接:
https://eetimes.itmedia.co.jp/ee/articles/2407/30/news001.html
END
*免责声明:本文由作者原创。文章内容系作者个人观点,半导体行业观察转载仅为了传达一种不同的观点,不代表半导体行业观察对该观点赞同或支持,如果有任何异议,欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3844内容,欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID:icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者