详解台积电代工厂未来规划

4月前

👆如果您希望可以时常见面，欢迎标星🌟收藏哦~

来源：内容由半导体行业观察（ID：icbank）编译自morethanmoore，谢谢。

在过去的一年里，我有机会向每家大型代工厂询问他们未来的计划。这一系列中最新的是台积电，这是他们最近宣布路线图和即将推出的工艺节点技术的一部分。作为全球领先的尖端和 EUV 逻辑制造商，以及封装绝大多数大型 AI 芯片的公司，台积电在过去几年中面临着快速和大规模执行的压力。作为对下一代技术的承诺的一部分，该公司宣布了其 A16 工艺节点、Super Power Rail（背面供电的营销名称）、进军共封装光学器件和晶圆上硅技术，利用对最大芯片更大基板的需求。这是我关于这些公告的最新视频。

这些消息是在今年早些时候台积电的美国技术研讨会上宣布的。该研讨会是一次路演，涵盖了该公司的各个大洲和主要市场。就在欧盟研讨会之前，我有机会与台积电高级副总裁兼副联席首席运营官张凯文博士进行了一次采访。我们讨论了广泛的话题，从张凯文对摩尔定律的看法，到市场在人工智能的重压下发生了怎样的变化（以及人工智能的激活）。

下面是采访的摘要。

问：当首席执行官们介绍计算的未来时，有些人会说摩尔定律已经失效了。他们说他们必须在架构方面进行创新，因为他们从封装和工艺节点技术中获益不多。台积电对此持什么立场？

答：嗯，我的回答很简单：我不在乎。只要我们能够继续推动技术进步，我不在乎摩尔定律是否有效。

但现实是，许多人只是基于二维缩放对摩尔定律进行了狭隘的定义——现在情况已不再如此。看看我们行业的创新炒作，我们实际上仍在继续寻找不同的方法，将更多功能和更多能力集成到更小的外形尺寸中。我们继续实现更高的性能和更高的能效。因此从这个角度来看，我认为摩尔定律或技术缩放将继续存在。我们将继续创新，推动行业向前发展。

问：那么我们是否应该重新定义摩尔定律？我们是否应该制定一条新定律？

答：（笑）我让别人来定义吧。

问：台积电以渐进式的工艺节点更新而闻名——主要工艺节点是主要节点，然后是在此节点上不断迭代的小变化。您认为台积电的成功有多少归功于这种渐进式策略？

答：嗯，我不太喜欢“渐进”这个词！如果你看看我们的技术路线图，从 5nm 到 3nm，现在从 3nm 到 2nm，如果你看看能源效率的提高，你会发现它不是渐进式的。每代都超过 30%。但在主要节点之间，我们将继续推动渐进式增强。我们这样做的原因是，我们允许我们的客户继续从每一代新技术中获得扩展效益。所以在主要节点之间——是的，我们继续推动渐进式。但在主要节点之间，增强，或者说功率、性能、密度的改进是非常显著的。

问：是不是因为当客户进入主要节点时，他们需要大量的前期成本来开发芯片？通过利用这些主要节点的更新，他们可以利用相同或至少类似的设计，而不必花费一大笔钱？

答：没错。例如，在我们的客户升级到 5nm 后，他们可以继续利用从 N5 到 N5P 的增量增强，当获得性能提升后，您就可以转到 N4 和 N4P，并获得进一步的密度改进。因此，在您跳到主要节点后，这些增量增强使我们的客户能够继续收获扩展优势和他们前期的投资。

问：主要节点的这些增强有多少是来自内部出站设计，有多少是来自入站客户需求？

答：我们与客户密切合作，选择正确的技术节点来拦截他们的产品。这通常基于特定的产品设计，以了解他们在哪里可以最大限度地实现最佳产品水平效益。因此，我们与客户密切合作，做出正确的选择。

问：您有收到过顾客什么令人惊奇的要求吗？

答：不会。我们不想让客户感到意外。我们实际上与他们密切合作——我们对客户保持开放，以确保他们选择正确的技术。请记住，我们采用的是代工业务模式。我们的目标是帮助客户实现成功的产品。我的老板经常告诉我：“凯文，你知道，我们从事代工业务，我们共同努力，取得成功，但有一个顺序，客户必须先成功，然后我们才能成功。”

问：我们现在正在参加台积电欧盟技术研讨会；你们刚刚举行了美国研讨会。主要公告是新的主要节点 A16，以及这一代也将推出的全新 Super Power Rail 技术。这些带来了什么？

答：A16 是一项重大的技术改进，在为未来的高性能应用（尤其是针对 HPC 和 AI 的应用）带来更多功能和性能方面具有革命性。A16 采用纳米片晶体管，这是业界领先且最先进的晶体管架构。

同时，我们还增加了一个非常创新的背面电源轨设计。这种背面电源轨设计允许客户将电源布线从正面移到背面，从而腾出空间来提高性能，同时改善电源。我们的方法与传统的 BSPDN 设计非常不同 - 在传统的背面电源轨中，你只需钻孔即可将背面金属连接到正面金属。这样做会占用空间，并且必须扩大库单元的占用空间。但在我们的设计中，我们采用了非常创新的方法 - 我们将触点或晶体管、晶体管的源极移到背面，而不会改变库单元的占用空间。因此，这种巧妙的方法使我们能够保持占用空间，并为客户提供最大的灵活性

问：这是否意味着为了实现这一目标，传统的制造步骤会有些混乱？

答：我不想谈论这个具体的过程步骤，因为我们的研发团队不会很高兴，但是可以。

问：它就像三明治设计，晶体管、信号和电源。这肯定会增加很多制造成本吧？

答：当然，这肯定会产生相关成本，但如果你看看密度、功率和性能优势，我认为它的价值超过了成本。这对于高性能计算和人工智能应用尤其重要，因为节能计算是关键驱动因素。

问：那么如果有人选择 A16 节点，他们是否必须携带 Super Power Rail？

答：A16 按照定义将拥有超级电源轨，是的。但我们确实提供了技术选项，使我们的客户能够继续利用现有的设计资料，而不必使用背面电源。例如，在电源布线不那么密集的移动应用中，您不必使用背面电源。

问：通常在这些活动中，无论是您还是您的竞争对手，都会在生产前几年发布公告。那么，我们预计 A16 会在什么时候推出呢？

答：因此，我们的目标是在 2026 年下半年为主要客户投入 A16 生产。

问：这是否意味着您现在大致处于 PDK 的 0.1 版本？

答：我不想详细阐述我们的抵押品计划，但总的来说，我们的抵押品计划是针对客户生产天数而设计的。正如我之前所说，我们希望 A16 能在 2026 年下半年投入生产。因此，我们的抵押品计划将支持这种计划。

问：我们预计所有产品都将在台湾生产吗？

A：A16将在台湾首发。

问：去年，你们引入了 FINFLEX 这一术语，即利用 N3 并优化鳍片数量以决定是需要高性能还是高效率。现在你们正在使用 N2 实现 NanoFlex。NanoFlex 与我们理解的 FINFLEX 有何不同？

答：这是一种非常创新的方法。您可能听说过设计技术协同优化 (DTCO)，我们将继续推动设计与技术之间的协作，以进一步优化我们的技术产品。对于 FINFLEX，在鳍式晶体管架构中，鳍片的数量是数字化的。因此，在过去，在这种创新的 FINFLEX 方法出现之前，您必须使用三个鳍片或四个鳍片，您无法轻松交换它们。我们的 3nm FINFLEX 技术允许设计人员混合搭配不同的基于鳍片的库设计，但对于纳米片，我们称之为 NanoFlex。这是一个类似的想法，允许设计人员混合搭配不同高度的库，但它们的片宽度不同，因此您可以交替使用不同的尺寸。不同高度的库将允许设计人员根据特定的设计目标进行选择，以实现最佳效益，从而实现更高的功率、更高的性能和更高的密度。

问：那么纳米片结构仍然有三片高，这似乎是行业标准？

答：是的，但您可以改变纸张宽度，这决定了图书馆的高度。

问：那么显然意味着你们也有不同的 VT 选项？NanoFlex 和 VT？

答：是的，作为一名设计师，你确实有很多选择！

问：CoWoS（晶圆基板芯片）需求旺盛，NVIDIA、AMD、英特尔的需求量都很大。你们在多大程度上能够满足市场需求？CoWoS 的扩张进展如何？

答：对我们来说，CoWoS 是 AI 加速器的主力。如果你看看当今所有的大型 AI 加速器设计，它们几乎都是基于台积电 N5 或 N4 技术加上 CoWoS。CoWoS 的需求量很大！去年，AI 的激增让包括我们在内的很多人措手不及。CoWoS 的需求在过去一年中大幅增长。

我们现在正在迅速扩大我们的 CoWoS 产能，我认为我们所说的复合年增长率远高于 60%。这个数字非常高，但仍在继续增长。我们与客户密切合作，确保满足他们最关键的需求。但这是产能方面，CoWoS，即内部能力。我们也在扩大我们的 CoWoS 能力。

如果您看看当今最先进的 AI 加速器，就会发现 CoWoS 中介层尺寸大约是光罩尺寸的 3 倍，而光罩尺寸约为 800 平方毫米-这提供了集成全光罩尺寸 SoC 以及最多 8 个 HBM 堆栈的能力。但在未来，也就是两年后，我们将能够将中介层尺寸扩大到光罩尺寸的 4.5 倍，让我们的客户能够集成最多 12 个 HBM 堆栈。我们不会止步于此。我们的研发团队已经开始将 CoWoS 中介层尺寸扩大到光罩尺寸的 7 倍或 8 倍。

问：12 个 HBM 堆栈够用吗？我一直听说人们想要更多。

答：在本次研讨会上，我们还宣布了另一项创新的系统级集成技术，我们称之为晶圆系统 (SoW)。如果你仔细想想，晶圆加工设备所能制造的最大尺寸是单个 300 毫米晶圆，因此我们将晶圆作为基础层，并将所有逻辑和高带宽 DRAM 整合在一起，以集成整个晶圆区域。因此，如果你使用 CoWoS 术语来衡量，中介层尺寸的“X”数是 40 倍，非常庞大。这就是我们为客户提供的服务，以继续集成更多计算功能和更多内存带宽，以满足未来的 AI 需求。

问：众所周知，目前有两家主要公司（Cerebras 和 Tesla）正在研究晶圆级芯片，而且它们都使用你们的产品。在冷却和电源管理方面，你们为客户提供了多少帮助？

答：我们与客户密切合作——我们进行晶圆级集成。客户显然必须设计系统级后端，即如何将冷却剂引入系统。显然，您需要进行大量合作——我们与系统提供商的客户密切合作，共同寻找最佳散热解决方案。

问：这个晶圆系统预计在 2026/2027 年问世吗？

答：我们已经进行了有限的生产，但正如您所指出的，您知道会有更多的 AI 高性能客户希望利用这种系统级集成来满足他们未来的需求。

问：您说的是 3 倍光罩、4.5 倍光罩和 40 倍光罩，那么未来，由于技术（高数值孔径 EUV）的发展，光罩尺寸必须变得更小，我们是否会说将这个数字翻倍？

答：我希望我们不必缩小标线尺寸！我们看到的是人们希望将它们全部集成在一起，以便它们能够紧密协作。

问：那么这是否意味着当我们获得更高效的工艺节点技术时，对计算能力的需求总是在增加？您现在说我们处于晶圆级封装。极限在哪里？

答：天空是极限。我认为我们将不断看到对节能计算的需求趋势——它是永无止境的。如果我们谈论的是人工智能模型 ChatGPT，GPT4 已经使用了很多训练人工智能芯片。因此，我们将继续在晶体管级别扩展我们的能力——明年我们将有 3nm，然后我们将转向 2nm，我们的 A16 将继续在晶体管级别推动节能计算。同时，我们讨论 CoWoS 以扩展晶圆级集成。我们还将把光信号引入封装中。把所有这些放在一起，我们实际上是在谈论为客户提供平台，使他们能够集成更多的计算功能和更多的内存带宽，以满足未来的人工智能需求。

问：当我与集成板载光学元件的公司交谈时，他们正在与你们的竞争对手进行代工。但你们已经从事光学元件行业一段时间了，而且你们拥有这项新技术。

答：它是紧凑型通用光子引擎，也就是 COUPE 的缩写。

我们从事硅光子学已经有一段时间了。实际上，我们已经为客户制造了组件，他们将硅光子学与电收发器组合在一起，形成了数据中心广泛使用的光学可插拔收发器。

但我们今天所做的是更进一步，利用我们最先进的 3D 堆叠技术。我们使用混合键合技术将电子芯片和光子芯片更紧密地结合在一起，形成一个小尺寸的光学引擎。这就是进行电子到光子转换的地方。我们知道电子擅长计算，但光子在信号传输方面更胜一筹。因此，通过构建这种紧凑型光学引擎，我们将它集成到先进的封装中，无论是今天的基板，还是未来可以利用 CoWoS 之类的东西将它们结合在一起，以显着提高带宽和功率效率。如果你看看今天的纯铜全电子系统，50Tb/s 交换机可以消耗超过 2000 瓦的功率。因此，通过使用这种微小的小型光学引擎，我们实际上可以将功率降低至少 40%。因此，这对于以最低功率实现高数据带宽非常有效。

问：您最终是否会有一些客户想要晶圆级技术，而一些客户则想要光学技术？

答：是的，但我认为关键是将它们结合在一起，因为计算仍然必须由电子完成。

问：所以你说的是拥有两个独立的芯片，即电子芯片和光学芯片，并使用最先进的混合键合技术将它们键合在一起，而一些公司表示我们实际上希望将所有这些都放在同一个芯片上。你们能做到吗？

答：在先进的电子芯片上实现某些光子特性非常困难，单片芯片也很难实现。但是，我认为通过使用我们的混合键合技术，我们可以实现几乎与单片解决方案类似的连接性和功率效率，同时它还允许我们分别优化电子芯片和光子芯片。我认为这就是两全其美的方法。

问：您谈到了用于网络方面的可插拔收发器，但我们在这里讨论的更多是集成光子学、直接将芯片对芯片集成到封装中。那么可插拔版本呢？

答：实际上，现在已有可插拔版本，如果你看看今天的数据中心，你会发现，使用可插拔版本是主流做法。在板级，是的。因此，你可以在板级将电子转换为光子。因此，未来，你将在芯片内进行转换。因此，从芯片发出的信号已经将电子转换为光子。这就是效率所在。

问：但是它能实现可插入吗？

答：它已经是可插拔的；它有一个光纤，你可以把它插入你的芯片。你只是不想把它拿出来！

问：我最近参观了一家晶圆厂，看到了 ASML 最新最棒的产品——新一代高数值孔径 EUV 机器。英特尔在谈论这项技术时直言不讳，并表示他们想成为第一个部署这项技术的公司。台积电在高数值孔径方面的官方立场是什么？

答：让我们回顾一下——台积电在将 EUV 引入大批量生产方面处于领先地位。回到我们的 7nm 代，我们是业内第一个将 EUV 引入 HVM（大批量生产）环境的公司。就 EUV 的生产使用和生产效率而言，我们今天仍然处于领先地位。我认为我们的研发团队将继续研究新的 EUV 功能，显然包括高 NA EUV。我们将选择正确的位置来拦截我们的技术节点。你必须考虑很多因素，显然是可扩展性因素，还有成本可制造性因素。

问：你们还讨论了扩大全球生产，并宣布在全球建立多家新工厂。进展如何？

答：进展非常顺利，而且速度也非常快。看看我们的制造足迹，就会发现它已经扩大了不少。仅在过去几年，我们的亚利桑那州工厂就迅速扩张。我们建造了第一家专注于 4nm 的工厂，明年将投入生产。我们还在那里建造了第二家工厂，并宣布在那里建造第三家工厂。我们将继续将最先进的节点带到北美，因为那里是我们最大的客户群。从 4nm 到 3nm，再到 2nm，甚至未来的 A16。这非常令人兴奋！

与此同时，我们正在日本和欧洲拓展我们的专业技术。在日本，熊本项目进展顺利，我们将在今年下半年投产。我们将引进最先进的 MCU 嵌入式非易失性存储器，这对欧洲的汽车行业非常重要。

问：这是否以某种方式延伸到封装？

答：我们正在评估这个选择，但与此同时，我认为现在我们正在与我们的合作伙伴密切合作，以提高在美国的生产能力。

问：因为我们正在谈论对人工智能和机器学习的需求，您是否通过您的客户看到台积电的研发更加侧重于满足这些客户的需求？

答：人工智能正在成为全球主要的技术平台，消耗着最先进的硅片。但别忘了移动领域。移动领域仍然是一个大宗消费领域，它也需要最先进的技术。因此，我们正在通过针对不同应用和细分市场的优化技术来满足所有需求。我们的研发部门与不同应用领域的不同客户密切合作。所以我认为这是一件非常令人兴奋的事情。我们将继续推动我们的技术定制，以满足未来的产品需求。

原文链接

https://morethanmoore.substack.com/p/q-and-a-with-tsmc-on-next-gen-foundry

点这里👆加关注，锁定更多原创内容

END

*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。