台积电进军埃米芯片，主攻背面供电
👆如果您希望可以时常见面，欢迎标星🌟收藏哦~
来源：内容由半导体行业观察（ID：icbank）编译自经济时报，谢谢。
台积电在今(2024)年北美技术论坛发表A16制程，进军埃米级芯片，将运用「超级电轨」架构，预期能大幅提升芯片效能外，还能在延续摩尔定律前提下，继续打造更微小芯片，其中，「晶背供电方案」更被视为台积电最新黑科技，有望在下一阶段埃米级战争中取得领先优势，而不少国际大厂也正投入布局，对此，《经济日报》整理相关资讯，供读者参考比较。
根据台积电官网资讯指出，目前研发中的A16制程是下一代的纳米片（Nanosheet）电晶体技术，并采用独家「超级电轨」技术（ SPR ；Super Power Rail），其中，包含背面供电解决方案。
1
晶背供电是什么？
由于原先技术利用后段制程，在硅晶圆正面进行IC 等元件堆叠，相关电源线、讯号线亦是如此，不过，随着层数越多，除了芯片本身的散热问题会被更加凸显外，供电系统进入后段制程复杂度增加，同时，也会有IR压降（IR Drop）升高的风险，若IR压降无控制，严重恐导致芯片出「Bug」，不仅如此，大部分元件集中在正面，也无助于进一步缩减芯片尺寸。
对此，晶圆背面供电（ BSPDN ；Backside power delivery networks ），就是把配电网路（PDN）移到晶圆「背面」，以台积电SPR 架构说明，利用示意图红区图示中「VB」（通孔接触；通常指硅穿孔（TSV）），透过埋入式电源轨（ BPR；Buried Power Rail），将电源传至电子元件、前端IC等，此模式相较正面透过VD（导线）连接，可在晶圆正面释出更多讯号网路的布置空间，借以提升逻辑密度和效能，同时也能减低IR Drop，整体制作过程良率也会较其他方案来的高一些。
台积电A16制程晶背供电方案示意图。图源：经济日报
2
超级电轨架构显优势
套用在产品A16制程上，结合2纳米的纳米片电晶体，根据台积电提供数据指出，速度将提升8至10%，功耗降低15至20%，芯片密度则提升至最高1.1倍，预期2026年就会正式投产。台积电亚太业务处长万睿洋先前曾在技术论坛上喊出「3D封装达到超过1兆个电晶体」也将不再是梦。
此外，台积电说明，自家独特的backside contact 技术，能够维持与传统正面供电下相同的闸极密度（Gate Density） 、布局版框尺寸（Layout Footprint）和元件宽度调节的弹性，因此可以提供最佳的密度和速度上的优势，这也是业界首创的技术。
3
背面电轨成显学半导体巨头抢进布局
推进芯片技术节点，不仅台积电磨刀霍霍，国际研究中心比利时微电子研究中心（imec）、英特尔（Intel）、三星（Samsung）都推出新架构、技术，并着墨背面电轨技术，尤其Intel、 Samsung ，更誓言要在这领域弯道超车稳坐晶圆代工霸主台积电。
四大芯片供电技术比较。图源：经济日报
imec
imec 算是领先其余三厂，携手安谋（Arm），在2022年IEEE 国际超大型积体电路技术研讨会（VLSI Symposium）中，发表BSPDN 相关技术，透过BPR 以及纳米级硅穿孔（nTSV）连接、分离电源与讯号源，此技术不仅不会占用标准单元空间，也不会损害电晶体性能。
Intel
作为老牌国际芯片大厂的英特尔不落人后，今(2024)年2月率先发表未来四年5节点计画，其中，就包含搭载晶背供电技术的20A、以及18A制程，前者今年就可拼量产，18A则预估明年投产。
英特尔技术与台积有所不同的地方在于，英特尔并未发展BPR ，而是直接以nTSV 将讯号源传至前方，并称在技术上能达到完全将电源、讯号源分离，既不会产生干扰及减少布线成本和空间，也能降低耗能。
Samsung
当所有人都在布局下一代新节点，理所当然的也不会独漏三星，公司近期在三星晶圆代工论坛」（SFF）上揭示新的晶圆代工方案，其中包括含有BSPDN 的SF2Z，以及SF1.4制程，根据三星指出，前者最快明(2025)年就可以投产。
三星发表最新制程，其中包含晶背供电方案芯片，最快2025年就可投产。图／取自三星官网
4
国际大厂跃跃欲试晶背供电仍存疑虑
若实现晶圆背面供电技术的运用，对于芯片技术节点无疑是一大跃进，不仅进一步推升逻辑IC等芯片的升级布置，增加更多空间与效能，因为金属布线减少，取而代之的金属层，将能有效降低功耗，此外，IR压降所需耗费的解决成本降低，未来芯片方案相较之下将更有优势。
不过，随之而来的问题也是显而易见的，首先，跨足晶圆背面，在技术工艺上算是一展新突破，然而在遇到散热问题时，是否也有相关的配套解法？以及，散热解决方案技术是否也能进入晶圆背面仍是未知数，倘若问题没有得到解决，芯片恐面临良率、效能降低等潜在风险。
第二，新方案有新技术，部分方案中将导引金属层置于晶圆背面，排除制程技术障碍，却仍有可能因为晶圆背面供电网路形成拉应力作用，致使金属层剥离，同时，晶背供电的要点之一就是薄化基板，供应链、技术是否跟得上，良率测试等等...，都仍待进一步的规划与研发探讨。
原文链接
https://money.udn.com/money/story/11162/8083833
END
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第3826内容，欢迎关注。
推荐阅读
『半导体第一垂直媒体』
实时 专业 原创 深度
公众号ID：icbank
喜欢我们的内容就点“在看”分享给小伙伴哦
微信扫码关注该文公众号作者